FORMING METHOD OF CONDUCTOR PATTERN

Publication number: JP5129760

Publication date:

1993-05-25

Inventor:

SATO KAZUAKI; IIDA KENJI

Applicant:

FUJITSU LTD

Classification:

- internationai:

H05K1/09; H01L21/48; H01L23/498; H05K3/06;

H05K3/10; H05K3/24; H05K3/38; H05K1/09; H01L21/02; H01L23/48; H05K3/06; H05K3/10;

H05K3/24; H05K3/38; (IPC1-7): H05K1/09; H05K3/06;

H05K3/24

- European:

H01L21/48C4; H01L23/498M; H05K3/10S; H05K3/38E

Application number: JP19910289576 19911106 **Priority number(s):** JP19910289576 19911106

Also published as:

EP0541436 (A2)
US5284696 (A1)


EP0541436 (A3)

EP0541436 (B1)

Report a data error here

Abstract of JP5129760

PURPOSE:To protect a conductor pattern against side etching at patterning. CONSTITUTION: A first thin film 3 and a conductive layer 5 formed of copper Cu laminated on the second thin film 4 are provided to form a conductor pattern 2, where the conductive layer 5 is patterned through a resist 10, a prescribed gap is formed between the side walls 10A to enable the second thin film 4 to be exposed between them, a protective layer 7 is laminated on the conductive layer 5, the resist 10, and the exposed part of the second thin film 4, and the resist 10 and the protective layer 7 are removed through a lift-off method. Furthermore, the first and the second thin film are removed through etching, and lastly the protective layer 7 is removed.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-129760

(43)公開日 平成5年(1993)5月25日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
H05K	3/24	Α	6736-4E		
	1/09	С	8727-4E		
	3/06	L	6921-4E		

審査請求 未請求 請求項の数4(全 6 頁)

(21)出願番号	特顧平3-289576	(71)出願人	000005223
			富士通株式会社
(22)出願日	平成3年(1991)11月6日		神奈川県川崎市中原区上小田中1015番地
		(72)発明者	佐藤和昭
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	飯田 憲司
		(= 7,5,7,1	神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(74)代理人	
		(44)1(44)	万垒工 开加 其


(54) 【発明の名称】 導体パターンの形成方法

(57)【要約】 (修正有)

【目的】 導体のパターンニングに際して、サイドエッチングを防ぐ。

【構成】 第1の薄膜3と、第2の薄膜4の上層に積層された銅Cuより成る導電層5とによって形成される導体パターンの形成方法であって、前記導電層5のパターンニングを行うレジスト10の側壁面10Aとの間に所定のギャップを形成し、該第2の薄膜4を露出させ、該導電層5と該レジスト10、および、該第2の薄膜4の露出部に保護層7とを積層し、リフトオフによって該レジスト10および該保護層7とを除去し、更に、エッチングによって第1と第2の薄膜を除去し、最後に、該保護層7を除去する。

本発明の原理説明図



1

【特許請求の範囲】

【請求項1】 ポリイミド材より成る絶縁体(1) の所定 面(1A)に形成される導体パターン(2) が該所定面(1A)に 積層されたクロームCrより成る第1の薄膜(3) と、該第 1の薄膜(3)の上層に積層された銅Cuより成る第2の薄 膜(4) と、該第2の薄膜(4) の上層に積層された銅Cuよ り成る導電層(5) とによって形成される導体パターンの 形成方法であって、

前記第2の薄膜(4) の上層に積層され、前記導電層(5) のパターンニングを行うレジスト(10)の側壁面(10A) と、該導電層(5) の側壁面(5A)との間に所定のギャップ (S) を形成し、該ギャップ(S) によって該第2の薄膜 (4) を露出させ、該導電層(5) と該レジスト(10)、およ び、該第2の薄膜(4)の露出部にクローム層(6)と該ク ローム層(6) を保護する保護層(7) とを積層し、リフト オフによって該レジスト(10)および該レジスト(10)に積 層された該クローム層(6)と該保護層(7)とを除去し、 更に、エッチングによって第1と第2の薄膜(3,4)を除 去し、最後に、該保護層(7)を除去することで前記導電 層(5) の両側壁面(5A)と上面(5B)とがクローム層(6) に 20 よって覆われるように形成されることを特徴とする導体 パターンの形成方法。

請求項1記載の前記ギャップ(S) の形成 【請求項2】 が、前記絶縁体(1)の全体を所定温度に冷却し、所定温 度の冷却後、プラズマの放射によって前記レジスト(10) を部分的に除去することで形成されることを特徴とする 導体パターンの形成方法。

【請求項3】 請求項1記載の前記第1と第2の薄膜 (3,4) を除去するエッチングが前記導電層(5) の上層に 形成された前記保護層(7) をマスクとして行われること *30* を特徴とする導体パターンの形成方法。

【請求項4】 請求項1記載の前記保護層(7) が前記ク ローム層(6) の上層に積層された二酸化ケイ素SiO2によ る第1の層(8) と、該第1の層(8) の上層に積層された チタンTi、または、クロームCrによる第2の層(9)とに よって形成されることを特徴とする導体パターンの形成 方法。

【発明の詳細な説明】

[0001]

絶縁体の所定面に積層された第1の薄膜の上層に第2の 薄膜と、導電層とを積層することで導体パターンの形成 が行われる導体パターンの形成方法に関する。

【0002】電子機器に用いられる多層基板は、銅Cuよ りなる導電層による導体パターンと、ポリイミドより成 る絶縁層とを積層することで形成されている。近年、こ のような導体パターンは微細化が図られるようになり、 特に、導体パターンを覆うポリイミドによって銅Cuが拡 散されることで、導体パターンの周囲に生じる高誘電体 により導体パターンに伝播される信号の伝播速度に悪影 50

響を及ぼすこと、または、導電層と絶縁層との間に生じ る空洞により絶縁耐圧が劣化することが問題となるよう

になった。

【0003】そこで、多層基板の製造に際して、導体パ ターンを覆うポリイミドによって銅Cuが拡散されること のないよう形成されることが望まれている。

[0004]

【従来の技術】従来は、図4の従来の説明図に示すよう に構成されていた。図4の(a) は側面断面図,(b1)~(b 10 5) は製造工程図である。

【0005】図4の(a) に示すように、ポリイミドより 成る絶縁体1の所定面1Aに積層された第1と第2の薄膜 3,4 の上層に銅Cuより成る導電層5 を形成し、更に、導 電層5 の上面5Bにはクローム層13を積層することで導体 パターン12の形成が行われていた。

【0006】このような導体パターン12の形成は、(b1) に示すように、先づ、絶縁体1 の所定面1Aにスパッタに よって1000~2000Aの膜厚のクロームCrによる第1の薄 膜3と、0.2 ~0.5 μm の膜厚の銅Cuによる第2の薄膜4 とを積層し、第2の薄膜4が第1の薄膜3 を介して絶縁 体1 に強固に固着されるようにし、更に、第2の薄膜4 の上層にはレジスト10を積層し、レジスト10を現像する ことで形成されたパターンによって露出された第2の薄 膜4 に銅メッキによって厚み4 ~6 μπ の厚さの導電層 5 の形成を行い。導電層5 の形成後は、(b2)に示すよう に、導電層5とレジスト10との上面にスパッタによって1 000~2000人の膜厚のクローム層13の積層を行う。

【0007】次に、リフトオフによってレジスト10およ びレジスト10の上面に積層されたクローム層13を除去 し、(b3)に示すように導電層5 の上面5Bにクローム層13 が形成される状態にし、更に、クローム層13の上層には (b4)に示すように、レジスト層14を形成し、(b5)に示す ように、レジスト層14をマスクとして第1と第2の薄膜 3,4 をウエットエッチングによって除去して、第1と第 2の薄膜3,4 のパターンニングを行う。最後に、レジス ト層14を除去することで導体パターン12の形成が行われ ていた。

【0008】したがって、このような導電層5 の上面5B にクローム層13を積層することで導体パターン12を覆う 【産業上の利用分野】本発明は、ポリイミド材より成る *40* ようにポリイミドによる絶縁層が積層されても、クロー ム層13を介して絶縁層の積層が行われることになり、導 電層5 の銅Cuがポリイミドに拡散されることのないよう 配慮されていた。

[0009]

【発明が解決しようとする課題】しかし、このような導 電層5 の上面5Bにクローム層13を積層することで導体パ ターン12を形成することでは、第1と第2の薄膜3,4を ウエットエッチングによって除去する際、図4の(a) に 示す点線A の如く、サイドエッチングによって導電層5 の側壁面5A、および、第1と第2の薄膜3,4 の側壁面が 3

所定の幅B より狭くなり、更に、導電層5 の上面5Bはクローム層13によって覆われていても、側壁面5Aは露出されることになるため、絶縁層の積層に際しては側壁面5A に於ける銅Cuが拡散されることになる。

【0010】したがって、前述のような信号伝播速度、および、絶縁耐圧の低下が生じる問題を有していた。そこで、本発明では、導電層5の上面5Bおよび側壁面5Aをクローム層によって完全に覆うことで、パターンニングに際してのサイドエッチング、および、側壁面に於ける拡散を防止することを目的とする。

[0011]

【課題を解決するための手段】図1は本発明の原理説明 図であり、図1の(a) ~(e) に示すように、ポリイミド 材より成る絶縁体1 の所定面1Aに形成される導体パター ン2 が該所定面1Aに積層されたクロームCrより成る第1 の薄膜3 と、該第1の薄膜3 の上層に積層された銅Cuよ り成る第2の薄膜4 と、該第2の薄膜4 の上層に積層さ れた銅Cuより成る導電層5とによって形成される導体パ ターンの形成方法であって、前記第2の薄膜4の上層に 積層され、前記導電層5のパターンニングを行うレジス 20 ト10の側壁面10A と、該導電層5 の側壁面5Aとの間に所 定のギャップSを形成し、該ギャップSによって該第2 の薄膜4 を露出させ、該導電層5 と該レジスト10、およ び、該第2の薄膜4の露出部にクローム層6と該クロー ム層6 を保護する保護層7とを積層し、リフトオフによ って該レジスト10および該レジスト10に積層された該ク ローム層6 と該保護層7 とを除去し、更に、エッチング によって第1と第2の薄膜3,4を除去し、最後に、該保 護層7 を除去することで前記導電層5 の両側壁面5Aと上 面5Bとがクローム層6 によって覆われるように形成さ 30 れ、また、前記ギャップS の形成が、前記絶縁体1 の全 体を所定温度に冷却し、所定温度の冷却後、プラズマの 放射によって前記レジスト10を部分的に除去することで 形成されるように、更に、前記第1と第2の薄膜3,4を 除去するエッチングが前記導電層5 の上層に形成された 前記保護層7 をマスクとして行われるように、または、 前記保護層7 が前記クローム層6 の上層に積層された二 酸化ケイ素SiO2による第1の層8と、該第1の層8の上 層に積層されたチタンTi、または、クロームCrによる第 2の層9とによって形成されるように構成する。

【0012】このように構成することによって前述の課題は解決される。

[0013]

【作用】即ち、第1と第2の薄膜3,4 が積層された絶縁体1 に形成されたレジスト10と、レジスト10のパターンニングによって形成された導電層5 との互いの側壁面10A と5Aとの間に、所定のギャップS を形成するようレジスト10を部分的に除去し、側壁面10A と5Aとの間に形成されたギャップによって第2の薄膜4 を露出させ、導電層5 とレジスト10、および、第2の薄膜4 の露出部に対

4

してクローム層6と、クローム層6 を保護する保護層7とを積層し、リフトオフによってレジスト10と、レジスト10に積層されたクローム層6 と保護層7 とを除去し、更に、導電層5 の上層に形成された保護層7 をマスクとしてエッチングを行うことで第1と第2の薄膜3,4 のパターンニングを行い、最後に、保護層7 を除去し、導電層5の両側壁面5Aと、上面5Bとがクローム層6 によって覆われるようにしたものである。

【0014】したがって、第1と第2の薄膜3,4のパタ 10 ーンニングを行うウエットエッチングに際しては、導電 層5 がクローム層6 によって覆われているため、前述の ようなサイドエッチングを避けることができ、更に、導 電層5 がポリイミドによる絶縁層によって覆われる場合 は、クローム層6 を介して行われることになり、拡散を 防ぐことができ、導体パターンに於ける信号の伝播速度 および絶縁耐圧の低下を防ぐことができ、品質の向上が 図れる。

[0015]

【実施例】以下本発明を図2および図3を参考に詳細に 説明する。図2は本発明による方法によって形成された 導体パターンの斜視図,図3の(a)~(g)は本発明の製 造工程図である。全図を通じて、同一符号は同一対象物 を示す。

【0016】図2に示すように、絶縁体1の所定面1Aにパターンニングされる導体パターン2は、絶縁体1に積層されたクロームCrより成る第1の薄膜3と、第1の薄膜3の上層に、更に積層された銅Cuより成る第2の薄膜4とを介して積層された導電層4とによって形成され、また、導電層4の両側壁面5Aと上面5Bとがクローム層6によって覆われるように構成したものである。

【0017】このように導電層4の両側壁面5Aと上面5Bとがクローム層6によって覆われるように形成することは図3に示す製造工程によって製造することが行える。図3の(a)に示すように、絶縁体1の所定面1Aにスパッタによって積層されたクロームCrによる第1の薄膜3と、銅Cuによる第2の薄膜4との上層にレジスト10を形成し、レジスト10の除去された箇所に銅メッキによって導電層4の形成が行われた状態の時、先づ、絶縁体1の全体を−10~−60℃の温度で、30~90分間冷却することで、レジスト10に収縮が生じ、(b)に示すように、導電層5の側壁面5Aと、レジスト10の側壁面10Aとの間にC部に示す亀裂が発生する。

【0018】そこで、(c) に示すように、C 部に示す亀 裂部に対して矢印のようにプラズマ20を放射させること でレジスト10を部分的に除去し、導電層5 の側壁面5Aと レジスト10の側壁面10A との間にギャップS を形成し、 第2の薄膜4 を露出させるようにする。

スト10を部分的に除去し、側壁面10A と5Aとの間に形成 【0019】次に、(d) に示すように、レジスト10の上されたギャップによって第2の薄膜4 を露出させ、導電 面、第2の薄膜4 の露出部、および導電層5 の上面5Bの層5 とレジスト10、および、第2の薄膜4 の露出部に対 50 全体を覆うようスパッタによって厚みが1000~2000Aの

行う。

5

クローム層6 の積層を行い、更に、クローム層6 の上層 には第1の層8と第2の層9とより成る保護層7の積層 を行う。

【0020】この場合の第1の層8は、二酸化ケイ素Si 02 をスパッタによって1000~2000人の厚みに形成したも のであり、また、第2の層は、チタンTi、または、クロ ームCrを同様にスパッタによって1000~2000Aの厚みに 形成したものである。

【0021】このようにクローム層6 および保護層7 の **積層が行われたレジスト10をリフトオフによって除去 10 を行う。** し、(e) に示すように、導電層5 の上面5B、および、第 2の薄膜4の露出部に積層されたクローム層6と保護層 7 とが残る状態に形成することができる。

【0022】そこで、保護層7をマスクとしてウエット エッチングを行い、第2の薄膜4のパターンニングを行 い、更に、第1の薄膜3のパターンニングを行うことで (f)示すように、保護層7 によって覆われない箇所の第 1と第2の薄膜3,4の除去が行われる。

【0023】したがって、このようなウエットエッチン グに際しては、導電層5 の両側壁面5Aおよび上面5Bがク 20 ローム層6 と保護層7 とによって覆われているため、導 電層5 にサイドエッチングが生じることがないようにす ることが行える。

【0024】最後に、ウエットエッチングによって第1 と第2の薄膜3,4の除去を行った後は、保護層7の除去 を行うことで(g) に示すように、導電層5 の両側壁面5A と、上面5Bとがクローム層6 によって覆われた導体パタ ーン2 の形成を行うことができる。

【0025】また、保護層7の除去は、第2の層9がチ HF+HNOs を用い、クロームCrの場合はフェリシアン化力 リウム水酸化ナトリウムKa Fe(CN)。 +NaOHを用いること で容易に除去を行うことができ、更に、第2の層8の二 酸化ケイ索SiOzは、エッチング液としてはチタンTiの場 合と同じ液を用いることで容易に除去することが行え る。

【0026】このように導電層5 の両側壁面5Aと、上面 5Bとがクローム層6 によって覆われた導体パターン2 を 形成することで、多層化によって導体パターン2 がポリ も、銅Cuの拡散が生じることのないようにすることがで きる。

【0027】実際には、(a) に示す製造工程では、絶縁 体1 にはDC4KW の電位により、200℃の温度で約10分間 のスパッタによって1000Åの膜厚のクロームCrによる第 1の薄膜3 の積層を行い、次に、同様の条件で、5000Å の膜厚の銅Cuによる第2の薄膜4 の積層を行い、更に、 アクリル系ネガ型のレジストを塗布し、80℃の温度で30 分間乾燥することで硬化させ、300mj のPLA 露光により 露光し、露光後、現像することでレジスト10に所定のパ 50

ターンを形成し、そのパターンによって第2の薄膜4が 露出された箇所には硫酸銅メッキ槽によって約20分間の メッキ処理を行い、0.4 μπ の厚みの導電層5 の形成を

【0028】(b)に示す製造工程では、温度-10℃で約3 0分間冷却し、導電層5 と、レジスト10との間にC 部に 示す亀裂が発生するよう塑性変形を行う。

(c)に示す製造工程では、温度30~50℃で、約30分間の プラズマアッシャーによって部分的にレジスト10の除去

【0029】(d)に示す製造工程では、DC4KW の電位に より、50℃の温度で約15分間のスパッタによって1500Å の膜厚のクロームCrによるクローム層6 を、RF1KW の電 位により、50℃の温度で約40分間のスパッタによって30 00人の膜厚の二酸化ケイ素SiO₂による第1の層8 を、DC 3KW の電位により、50℃の温度で約10分間のスパッタに よって1000人の膜厚のチタンTiによる第2の層9 をそれ ぞれ積層する。

【0030】(e)に示す製造工程では、常温で約20分 間、塩化メチレンCLL CI2 を用いることでリフトオフを行 う。

(f)に示す製造工程では、温度40℃で、約40秒間、過硫 酸アンモニウム塩化ナトリウムNH4SO4+NaCI液によって エッチングすることで5000Åの厚みの銅Cuによる第2の 薄膜4 のエンチングを行い、更に、温度32℃で、約2 分 間、フェリシアン化カリウム水酸化ナトリウムK3 Fe(CN) 6 +NaOH液によってエッチングすることで1000Åの厚み のクロームCrによる第1の薄膜3 のエンチングを行う。

【0031】(g)に示す製造工程では、先づ、常温で約3 タンTiの場合は、エッチング液としてフッ化水素酸硝酸 30 0秒間、フッ化水素酸硝酸IF+HNO3液によるエッチング によって1000Åの厚みのチタンTiによる第2の層9の除 去を行い、次に、同様の条件のエッチングによって3000 Aの厚みの二酸化ケイ素SiO₂による第1の層8 の除去を 行うことで、クローム層6 が導電層5 を覆うように形成 することを行った。

[0032]

【発明の効果】以上説明したように、本発明によれば、 絶縁体に積層されたレジストによって形成された導電層 の両側壁面にギャップを形成し、導電層を覆うクローム イミドによる絶縁層によって覆われることが行われて 40 層と保護層とを積層することで、導体パターンを形成す る導電層の両側壁面と上面とがクローム層によって覆わ れるようにすることができる。

> 【0033】したがって、第1と第2の薄膜のパターン ニングに際してのウエットエッチングによるサイドエッ チングを防止すること、および、絶縁層のポリイミドに よる拡散を確実に防ぐことができ、従来のような信号伝 播速度および絶縁耐圧の低下を防ぐことが行え、品質の 向上が図れ、実用的効果は大である。

【図面の簡単な説明】

【図1】 本発明の原理説明図

4 第2の薄膜

本発明による方法によって形成された導体パ 【図2】

ターンの斜視図

本発明の製造工程図 【図3】

従来の説明図 【図4】

【符号の説明】

1 絶縁体・

2 導体パターン

3 第1の薄膜 導電層 保護層 第2の層


6 クローム層 8 第1の層 10 レジスト 1A 面 5A, 10A 侧壁面 上面 5B


8

【図1】

本発明の原理説明図


(d) (0) 5導電腦 10レジスト 7保積層 6クローム程 4第20 弹展 -3第10薄膜 第20 絶縁体 1蛇绿体 3第1の薄膜 (b) (e)






【図2】

本発明による方法によって形成されに募体パターン




【図3】

本発明の製造工程図



【図4】

従来の説明図



-3第10薄膜 -1 絶縁体